Systemverilog for Design Segunda edición: Guía de uso de Systemverilog para el diseño y modelado de hardware

Título original:

Systemverilog for Design Second Edition: A Guide to Using Systemverilog for Hardware Design and Modeling

Contenido del libro:

En su segunda edición actualizada, este libro se ha revisado exhaustivamente capítulo por capítulo para incluir las numerosas actualizaciones de texto y ejemplos necesarias para reflejar los cambios adoptados entre la primera edición del libro y la finalización del nuevo estándar.

El libro refleja con precisión los cambios sintácticos y semánticos del lenguaje SystemVerilog, lo que lo convierte en una referencia esencial para los profesionales de sistemas que necesiten información sobre la última versión. Además, la segunda edición incluye un nuevo capítulo que explica los «paquetes» de SystemVerilog, un nuevo apéndice que resume las directrices de síntesis presentadas a lo largo del libro, y todos los ejemplos de código se han actualizado a la sintaxis final y se han vuelto a ejecutar utilizando la última versión de las herramientas de Synopsys, Mentor y Cadance.