Protección de la ESD a nivel de sistema

Título original:

System Level Esd Protection

Contenido del libro:

Este libro aborda aspectos clave del diseño de circuitos integrados analógicos y sistemas relacionados con la protección contra descargas electrostáticas (ESD) a nivel de sistema.

Es una referencia inestimable para cualquiera que desarrolle sistemas en chip (SoC) y sistemas en paquete (SoP), integrados con protección ESD a nivel de sistema. El libro se centra tanto en el diseño de componentes de circuitos integrados (CI) semiconductores con protección integrada a nivel de sistema en chip como en el codiseño CI-sistema.

Los lectores podrán llevar las soluciones de protección ESD a nivel de sistema al nivel de los circuitos integrados, reduciendo así o eliminando por completo la necesidad de componentes discretos adicionales en la placa de circuito impreso (PCB) y cumpliendo los requisitos ESD a nivel de sistema. Los autores adoptan un enfoque sistemático, basado en el codiseño de la protección ESD CI-sistema. Se ofrece una descripción detallada de los métodos de ensayo de ESD disponibles a nivel de CI, junto con un análisis de la correlación entre los métodos de ensayo de ESD a nivel de CI y a nivel de sistema.

El diseño de la protección ESD a nivel de CI se demuestra con estudios de casos representativos que se analizan con diversas simulaciones numéricas y pruebas ESD. La metodología general para el codiseño de la ESD CI-sistema se presenta como un procedimiento paso a paso que incluye tanto pruebas de ESD como simulaciones numéricas.